| 캠퍼스 | 한양대 | 구분 | 설계강좌 / Digital / 초급 / 이론+실습 | 마감 | ||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | Verilog HDL 기초 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2022-05-12 ~ 2022-05-13 | 신청 및 취소기간 | 2022-04-25 00:00 ~ 2022-05-09 23:59 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 온라인 | 신청현황 | 249/250명 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | 학부, 석.박사 과정 학생, 기업 및 연구소 연구원, 일반인 | |||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
디지털논리회로 <실습 Tool> Intel Modelsim Intel Quartus Prime |
|||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표디지털 하드웨어 설계 언어인 Verilog HDL 에 대하여 학습한다. 디지털 회로 설계 과정 상에서의 HDL의 필요성에 대하여 이해하고, Gate Level, Dataflow Level, Behavioral Level에서 Verilog HDL의 기술적인 용법에 대하여 학습한다. 강의를 통해 디지털 회로를 분석하거나 설계하는 기술을 함양한다. 강의개요이론 강의를 통해 Verilog HDL을 이해하고, Intel® Modelsim을 활용한 시뮬레이션 실습을 진행한다. 이론 강의는 ZOOM을 이용하여 온라인으로 진행되며 실습은 개별 노트북으로 진행한다. 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소온라인 강의 (Zoom 강의실은 강의 하루전 이메일로 안내드립니다.) 담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.