Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 전남대 구분 설계강좌 / Digital / 중급 / 이론+실습 마감
강의제목 Verilog HDL 기초 및 딥러닝 신경망 설계
강의일자 2022-07-26 ~ 2022-07-28 신청 및 취소기간 2022-07-01 00:00 ~ 2022-07-21 23:59
강의형태 대면 신청현황 18/30명
강의형태 온라인 신청현황 221/250명
수강료(일반) 무료 수강료(학생) 무료
수강대상 학부생, 대학원생, 관련분야 종사자
사전지식
선수과목		 C언어
강의목표

Verilog 문법이해
Vivado 사용법 이해
딥러닝 신경망 FPGA 구현 이해

강의개요

조합회로, 순차회로 그리고 FSM에 대한 Verilog HDL 문법과 합성을 위한 코딩 방법을 학습한다. Xilinx의 Vivado를 사용한 FPGA구현, 테스트벤치작성, 시뮬레이션 방법을 학습한다. 응용과정으로 대표적인 CNN인 Lenet-5신경망의 일부분 또는 전부를 설계한다.

참고사항

♦ 강좌에 대한 안내는 메일로 전달하고 있습니다.(메일주소 확인)
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2022-07-26 시간 10:00 ~ 12:00 강사 한만수 교수 목포대학교
내용 ○ 디지털 논리회로 기초
○ Verilog 조합회로 기초
일자 2022-07-26 시간 13:00 ~ 17:00 강사 한만수 교수 목포대학교
내용 ○ Verilog 조합회로 기초
○ Xilinx Vivado 사용법 기초
일자 2022-07-27 시간 10:00 ~ 12:00 강사 한만수 교수 목포대학교
내용 ○ Lab: 가산기 설계
○ Lab: 7-segment 구동 로직 설계
일자 2022-07-27 시간 13:00 ~ 17:00 강사 한만수 교수 목포대학교
내용 ○ Verilog 순차회로 기초
○ Lab: LED 순차 점멸 회로 설계
일자 2022-07-28 시간 10:00 ~ 12:00 강사 한만수 교수 목포대학교
내용 ○ Verilog FSM 설계 기초
○ Xilinx IP Manager 사용법
일자 2022-07-28 시간 13:00 ~ 17:00 강사 한만수 교수 목포대학교
내용 ○ CNN 소개
○ CNN 구현용 C 코드 소개
○ Lab: CNN Verilog 구현
강의장소

대면 - 전남대학교 공과대학 7호관 218호
비대면 - zoom (url은 메일로 안내 예정)

담당자 연락처

     마감

로그인 후 신청 가능합니다.