Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 본센터 구분 Tool강좌 / Digital / 초급 / 이론+실습 마감
강의제목 [Synopsys] IC Compiler 사용법 및 활용예
강의일자 2023-07-12 ~ 2023-07-13 신청 및 취소기간 석·박사 : 2023-06-20 00:00 ~ 2023-06-26 23:59
전  체  : 2023-06-27 00:00 ~ 2023-07-09 23:59
강의형태 대면 신청현황 25/35명
수강료(일반) 무료 수강료(학생) 무료
수강대상 ASIC, back-end, or layout designers who will be using IC Compiler to perform placement, CTS, and routing on block-level designs
사전지식
선수과목
1.Synthesis concept using Design compiler
2.Prime Time
3.UNIX 기본 사용법 및 VI Editor
강의목표

SoC칩 설계 및 MPW칩 제작을 위한 Back-End 설계의 중요한 단계인 Auto-P&R(Place and Route)를 하기위해 Synopsys사의 IC Compiler에 대한 사용법과 기법을 숙지하는 것을 목표로 한다.

강의개요

Synopsys의 차세대 auto place & routing tool인 IC compiler overview를 이해하고 난후 필요한 input file 및 각 단계별 key command에 대한 설명을 강의를 통하여 습득한 후 작은 sample design에 대해 IC compiler를 직접 실행함으로써 real physical design에 적용할 수 있는 능력을 배양하고자 한다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2023-07-12 시간 10:00 ~ 12:00 강사 임동규 차장 시높시스 코리아
내용 ○ Introduction 과 Overview
○ Data Setup 및 기본 Flow
○ Design Planning
일자 2023-07-12 시간 13:00 ~ 17:00 강사 임동규 차장 시높시스 코리아
내용 ○ Introduction 과 Overview 실습
○ Data Setup 및 기본 Flow 실습
○ Design Planning 실습
일자 2023-07-13 시간 10:00 ~ 12:00 강사 임동규 차장 시높시스 코리아
내용 ○ Placement
○ Clock Tree Synthesis
일자 2023-07-13 시간 13:00 ~ 17:00 강사 임동규 차장 시높시스 코리아
내용 ○ Placement 실습
○ Clock Tree Synthesis 실습
일자 2023-07-14 시간 10:00 ~ 12:00 강사 임동규 차장 시높시스 코리아
내용 ○ Routing
○ Chip Finishing
일자 2023-07-14 시간 13:00 ~ 17:00 강사 임동규 차장 시높시스 코리아
내용 ○ Routing 실습
○ Chip Finishing 실습
강의장소

대전 KAIST N26동 1층 실습실

담당자 연락처
  • 본센터 담당자 : 전우숙
  • 연락처 : 042-350-4424
  • 이메일 : mayj@kaist.ac.kr

     마감

로그인 후 신청 가능합니다.