강의목표
본 Training은 반도체 설계 엔지니어들로 하여금 반도체 설계시 항상 접하게 되는Debug 문제를 Verdi3(Synopsys.Inc) tool을 이용하여 빠른 시간에 Design Bug를 해결할 수 있도록 Design Debugging 기술을 습득하는데 있습니다.
강의개요
1. Synopsys 반도체 Logic 설계 시뮬레이션에 가장 많이 사용되는 VCS의 전반적인 사용 방법에 대해서 교육합니다.
2. Verdi3는 Behavioral-level의 Post-debugging solution으로써 debugging methodology에 수학적 기술을 더해 새로운 temporal visualization, symbolic design exploration, auto bug tracing 다양한 기능을 제공 함으로써, 좀더 빠른 HDL design설계를 도와줍니다.
3. 산업체에서 가장 많이 사용되어지는 Simulation event 정보를 담는 FSDB (Fast Signal DataBase)에 대해서 교육 진행 합니다.
참고사항
♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 추후 3개월간 수강신청이 자동차단됩니다. (취소는 홈페이지에서 직접 가능)
강좌상세
| 일자 |
2024-04-18 |
시간 |
10:00 ~ 12:00 |
강사 |
전병웅 부장 Synopsys |
| 내용 |
○ VCS Fundamental
○ VCS Usage model
○ Verdi3 Technology overview
○ Verdi3 KDB introduction
- How to Management KDB
- Compilation & Elaboration
○ nTrace |
| 일자 |
2024-04-18 |
시간 |
13:00 ~ 17:00 |
강사 |
전병웅 부장 Synopsys |
| 내용 |
○ nScheme (13:00 ~ 14:20)
- 이론 & 실습
○ nWave (14:30 ~ 15:20)
- 이론 & 실습
○ nState (15:30 ~ 16:00)
- 이론 & 실습
○ Reusner (16:00 ~ 16:30)
- 이론 & 실습 |
| 일자 |
2024-04-19 |
시간 |
10:00 ~ 12:00 |
강사 |
전병웅 부장 Synopsys |
| 내용 |
○ Debugging on Simulation event database
- Wrong value signal Tracing
- Unknown Value Tracing
i. X value Tracing Using TFV
- Memory(MDA Register) tracing methodology
- 이론 & 실습 |
| 일자 |
2024-04-19 |
시간 |
13:00 ~ 17:00 |
강사 |
전병웅 부장 Synopsys |
| 내용 |
○ Verdi3 ECO(Engineering Change Order) methodology
a. normal ECO work
b. cell hierarchy change
c. Freeze silicon mode
d. Spare cell list with LAKER
- 이론 & 실습
○ Verdi3 VIA 활용법 (15:10 ~ 15:30)
- 이론 & 실습
○ Verdi3 environment setting detail (15:30 ~ 16:00)
○ Coverage
○ Power Flow
○ Q&A |
강의장소
대전 KAIST N26동 1층 실습실
담당자 연락처
|
