| 캠퍼스 | 전남대-아카데미 | 구분 | 설계강좌 / Digital / 중급 / 이론+실습 | 신청중  |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | Verilog HDL을 사용한 마이크로프로세서 설계 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의일자 | 2025-07-09 ~ 2025-07-11 | 신청 및 취소기간 |
재직자 : 2025-06-11 00:00 ~ 2025-06-17 23:59 전 체 : 2025-06-18 00:00 ~ 2025-07-04 23:59 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 8/25명 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 강의형태 | 온라인 | 신청현황 | 100/100명 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 수강대상 | Verilog HDL을 사용한 마이크로프로세서 설계에 관심있는 학부생, 대학원생 및 기타 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| 사전지식 선수과목 |
C언어 | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
강의목표Verilog 문법이해 강의개요조합회로, 순차회로 그리고 FSM에 대한 Verilog HDL 문법과 합성을 위한 코딩 방법을 학습한다. Xilinx의 Vivado를 사용한 FPGA구현, 테스트벤치작성, 시뮬레이션 방법을 학습한다. MIPS CPU의 명령어 및 구조를 학습하고 설계한다. 참고사항♦ 정원 마감 시 수강을 희망하시는 재직자 분들은 담당자에게 연락주시기 바랍니다. 강좌상세
강의장소담당자 연락처
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
신청중
로그인 후 신청 가능합니다.