| 캠퍼스 | 광운대-아카데미 | 구분 | 설계강좌 / Digital / 초급 / 실습 | 마감 | ||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 강의제목 | 디지털 집적회로 기초 설계 실습: RTL부터 P&R까지 통합 플로우 | |||||||||||||||||||||||||||
| 강의일자 | 2025-10-16 ~ 2025-10-17 | 신청 및 취소기간 |
재직자 : 2025-09-19 00:00 ~ 2025-09-25 23:59 전 체 : 2025-09-26 00:00 ~ 2025-10-15 23:59 |
|||||||||||||||||||||||||
| 강의형태 | 대면 | 신청현황 | 22/25명 | |||||||||||||||||||||||||
| 수강료(일반) | 무료 | 수강료(학생) | 무료 | |||||||||||||||||||||||||
| 수강대상 | 재직자, 대학원생, 학부생 | |||||||||||||||||||||||||||
| 사전지식 선수과목 |
디지털논리설계 | |||||||||||||||||||||||||||
강의목표본 강의는 디지털 IC 설계 입문자를 대상으로 한다. Cadence사의 Xcelium, Genus, Innovus를 활용해 RTL 설계, 합성, P&R에 이르는 전 과정을 단계별 실습으로 다룬다. 이를 통해 디지털 IC 설계의 전체적인 흐름을 파악하고 실무에 빠르게 적응할 수 있는 역량을 키운다. 강의개요PWM(Pulse Width Modulation)를 예제로 삼아 디지털 IC 설계에 필수적인 Cadence Xcelium, Genus, Innovus의 기본적인 사용법을 익힌다. Verilog RTL을 작성한 뒤 Xcelium으로 테스트벤치 기반 기능 검증을 수행하고, Genus로 제약(클록/타이밍) 설정 및 합성을 진행한다. 이후, Innovus에서 배치, 배선을 수행하고 Post-Layout RC 추출을 거쳐, 최종적으로 SDF을 적용한 Gate-Level Simulation으로 최종 동작을 확인한다. 참고사항♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다. 강좌상세
강의장소♦ [대면] 광운대학교 비마관 528호 담당자 연락처
|
||||||||||||||||||||||||||||
마감
로그인 후 신청 가능합니다.