Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 금오공대-아카데미 구분 설계강좌 / Analog / 중급 / 이론+실습 마감
강의제목 디지털 PLL 설계 이론 및 기초 실습
강의일자 2025-10-29 ~ 2025-10-31 신청 및 취소기간 재직자 : 2025-09-29 00:00 ~ 2025-10-05 23:59
전  체  : 2025-10-06 00:00 ~ 2025-10-24 23:59
강의형태 대면 신청현황 6/20명
수강료(일반) 무료 수강료(학생) 무료
수강대상 학부 4학년 이상
사전지식
선수과목
디지털논리회로, 전자회로(MOSFET 기본 동작 이해)
강의목표

Digital PLL 설계 이론에 대해 학습하고 실습을 통해 동작 원리를 이해한다.

강의개요

대부분의 아날로그/디지털 전자회로 시스템 동작을 위해 필수적으로 요구되는 클럭 신호를 생성하는 위상고정루프(PLL)에 대한 기본 개념 및 동작 원리를 학습한다. 특별히 디지털 방식의 위상 고정루프에 대한 설계 방법을 학습하고, Verilog-HDL 언어를 활용하여 모델링 하는 방법을 추가적으로 배우고 실습을 통해 설계 원리와 전체 시스템의 동작을 이해한다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 향후 8개월간 수강 신청이 자동으로 제한되며, 기존 수강신청도 전면 취소됩니다

강좌상세
일자 2025-10-29 시간 10:00 ~ 12:00 강사 김신웅 조교수 한동대학교
내용 ○ PLL 기본 개념 리뷰 및 Digital PLL 소개 (구조 및 동작)
일자 2025-10-29 시간 13:00 ~ 17:00 강사 김신웅 조교수 한동대학교
내용 ○ Digital PLL 원리 학습 (세부 블록도 소개)
○ Digital PLL 설계 실습 1 (선형 위상 도메인 시스템 설계)
일자 2025-10-30 시간 10:00 ~ 12:00 강사 김신웅 조교수 한동대학교
내용 ○ 디지털 논리 회로 및 Verilog-HDL 소개
일자 2025-10-30 시간 13:00 ~ 17:00 강사 김신웅 조교수 한동대학교
내용 ○ Digital PLL 설계 실습 2
- Verilog-HDL 기반 Digital PLL 모델링 실습
- Cadence AMS simulation 진행 및 결과 그래프 분석
일자 2025-10-31 시간 10:00 ~ 12:00 강사 김신웅 조교수 한동대학교
내용 ○ Digital PLL 설계 주안점 소개
일자 2025-10-31 시간 13:00 ~ 17:00 강사 김신웅 조교수 한동대학교
내용 ○ Digital PLL 저잡음 설계 이론
○ Digital PLL 설계 실습 3 (양자화 에러 제거 및 위상잡음 그래프 해석)
○ PLL 설계 동향 및 응용 소개
강의장소

국립금오공과대학교 산학협력관 202호/ 디지털관 435호

담당자 연락처
  • 금오공대-아카데미 담당자 : 강서현
  • 연락처 : 054-478-7448
  • 이메일 : kshksh@kumoh.ac.kr

     마감

로그인 후 신청 가능합니다.