Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 성균관대-아카데미 구분 설계강좌 / Digital / 고급 / 이론+실습 마감
강의제목 FPGA를 이용한 SoC설계
강의일자 2025-11-18 ~ 2025-11-19 신청 및 취소기간 재직자 : 2025-10-28 00:00 ~ 2025-11-03 23:59
전  체  : 2025-11-04 00:00 ~ 2025-11-13 23:59
강의형태 대면 신청현황 30/30명
강의형태 온라인 신청현황 45/45명
수강료(일반) 무료 수강료(학생) 무료
수강대상 HDL코딩이 가능한 재직자, 대학원생
사전지식
선수과목
디지털논리회로, Verilog-HDL, C언어
강의목표

FPGA 기반 SoC 설계의 핵심 이론 및 구현 방법 이해

강의개요

본 교육은 AI 시대를 반영한 FPGA 기반 SoC 설계 전반을 다루며, FPGA의 구조와 종류, FPGA 특성 기반 RTL/FSM 설계, AXI 프로토콜을 통한 CPU-FPGA 연동, 그리고 LLM을 활용한 코드 생성/최적화 기법을 실습과 함께 제공합니다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 향후 8개월간 수강 신청이 자동으로 제한되며, 기존 수강신청도 전면 취소됩니다.
♦ 본 강의는 보드가 제공되는 강의이므로 꼭 참석 가능하신 분들만 신청 부탁드립니다. (제공 보드 : DE1-SoC Academic)
♦ 본 강의는 대면 참석자 외에는 보드가 제공되지 않으며, 실습 원하시는 분들은 대면으로 신청하시기 바랍니다.
♦ 본 강의는 온라인 증원이 더 이상 불가하며, 이 점 참고 부탁드립니다.

강좌상세
일자 2025-11-18 시간 10:00 ~ 12:00 강사 이찬호 교수 숭실대학교
내용 ○ 이론: HDL기반의 설계 방법론
○ 이론: FPGA 개요 및 아키텍처
일자 2025-11-18 시간 13:00 ~ 17:00 강사 이찬호 교수 숭실대학교
내용 ○ 이론: Verilog-HDL 기반 FPGA 구현: FSM 설계 방법론
○ 이론: LLM을 이용한 Verilog 코드 생성 및 최적화
○ 이론: 설계 예제 - FIR filter 구조 및 동작
○ 실습: Verilog 코드의 FPGA 구현: FIR filter 및 주변장치 제어
일자 2025-11-19 시간 10:00 ~ 12:00 강사 이찬호 교수 숭실대학교
내용 ○ 이론: SoC FPGA 아키텍처
○ 이론: CPU와 로직 연결: 온칩네트워크 프로토콜: AXI
일자 2025-11-19 시간 13:00 ~ 17:00 강사 이찬호 교수 숭실대학교
내용 ○ 이론: SW와 HW Partitioning 전략: 병렬처리
○ 이론: AI SoC FPGA 아키텍처
○ 실습: SW를 이용한 주변장치 제어
○ 실습: SW와 HW를 연동한 주변장치 제어
강의장소

성균관대학교 산학협력센터 85731호

-->
담당자 연락처
  • 성균관대-아카데미 담당자 : 오소영
  • 연락처 : 031-299-4629
  • 이메일 : ohsy0787@skku.edu

     마감

로그인 후 신청 가능합니다.