Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 고려대-아카데미 구분 설계강좌 / Mixed / 고급 / 이론+실습 준비중
강의제목 초고속 유선 통신 회로 시스템 설계 및 실습
강의일자 2026-08-20 ~ 2026-08-21 신청 및 취소기간 재직자 : 2026-07-16 00:00 ~ 2026-07-22 23:59
전  체  : 2026-07-23 00:00 ~ 2026-07-22 23:59
강의형태 대면 신청현황 0/20명
수강료(일반) 무료 수강료(학생) 무료
수강대상 재직자
사전지식
선수과목		 전자회로1/2, 회로이론, 디지털집적회로, 아날로그집적회로, 신호 및 시스템, 디지털신호처리
강의목표

본 단기강좌를 통하여, 초고속 Wireline Transceiver의 동작의 기본을 이해해본다. 특히 100Gbps 이상 급 유선 통신을 위하여 사용되고 있는 DSP-based Transmitter/Receiver 구조에 대해서 학습한다. Equalizer, Clocking (Generation, Recovery) 회로의 구성을 학습하며, 그 동작원리를 습득한다. 또한, Die-to-Die (D2D), 칩렛 인터페이스 등 최근 기술들의 동향에 대해서 살펴보고, 이를 위해 필요한 회로들에 대해서 학습한다.

강의개요

- Wireline Transceiver의 구성요소를 이론적으로 학습한다.
- DSP-based Transceiver의 구성요소를 이론적으로 학습하고, 모델링 결과에 대해서 논의해본다.
- 최신 기술(칩렛, D2D 등) 동향에 대해서 살펴본다.

참고사항

♦ (!중요!) 대면 강의는 점심 식사가 제공됩니다. 부득이하게 참석이 불가능할시 반드시 신청기한 내에 수강취소 부탁드립니다.
♦ (!중요!) 강의안내(zoom url 포함)는 강의 1일전 메일로 안내되고 있으니, 메일함(스팸메일함)을 확인하여 주시기 바랍니다.
♦ (!중요!) 재직자 우선 신청 강의입니다. 비재직자 신청은 강의 일주일 전부터 가능합니다.

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 수강신청 기간 내에 홈페이지에서 수강 취소해야 정상 취소처리 됩니다.
♦ 1개 교육에 대해 전일 결석시, 향후 8개월간 수강 신청이 자동으로 제한되며, 기존 수강신청도 전면 취소됩니다

강좌상세
일자 2026-08-20 시간 09:00 ~ 12:00 강사 추민성 조교수 연세대학교
내용 [오전 시간 : 09:00 ~ 12:00]
○ Wireline Transceiver(TRX)
○ NRZ/PAM signaling
○ Clocking Architecture
일자 2026-08-20 시간 13:00 ~ 16:00 강사 추민성 조교수 연세대학교
내용 [오후 시간 : 13:00 ~ 16:00]
○ Channel Model Simulation
○ Transmitter : Feedforward Equalizer Simulation
일자 2026-08-21 시간 09:00 ~ 12:00 강사 추민성 조교수 연세대학교
내용 [오전 시간 : 09:00 ~ 12:00]
○ Equalizer in DSP-based TRX
○ Clock Recovery in DSP-based RX
일자 2026-08-21 시간 13:00 ~ 16:00 강사 추민성 조교수 연세대학교
내용 [오후 시간 : 13:00 ~ 16:00]
○ Receiver : CTLE Simulation (Verilog Model, Matlab)
○ Receiver : DFE Simulation (Verilog Model)
○ Clock and Data Recovery (CDR) Simulation (Verilog Model)
강의장소

고려대학교 창의관 지하 1층 B128호

담당자 연락처

     준비중

로그인 후 신청 가능합니다.