Logo

회원가입로그인 ENGLISH naver youtube  
search 

캠퍼스 전북대 구분 Tool강좌 / Analog / 초중급 / 이론+실습 마감
강의제목 Analog Custom Layout 교육
강의일자 2019-02-21 ~ 2019-02-22 신청 및 취소기간 2019-02-13 00:00 ~ 2019-02-17 23:59
강의형태 대면 신청현황 24/20명
수강료(일반) 무료 수강료(학생) 무료
수강대상 학부 및 대학원생
사전지식
선수과목
1) Virtuoso Spectre Circuit Simulator 기본 사용법
2) Virtuoso Analog Design Environment 기본 사용법
강의목표

아날로그 칩 설계를 처음 입문하는 학생에게 아날로그 레이아웃 툴 사용법을 학습한다.

강의개요

Design rule, MOSFET, 저항, Capaciter, Inductor의 효과적인 Layout 방법을 강의한다. 또한 칩 테스트를 고려하고 ESD, Parasitic 효과, 잡음을 줄이기 위한 Layout 방법을 소개한다.

참고사항

♦ 출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.
♦ 최근 1년간 2개의 교육에 대해 전일 무단 결석했을 시, 추후 3개월간 수강신청이 자동 차단 되오니 유의 바랍니다.
♦ 강의 시작 최소 3일 전(휴일 제외) 수강 취소 해야 정상 취소처리 됩니다. (취소는 홈페이지에서 직접 가능)

강좌상세
일자 2019-02-21 시간 09:30 ~ 12:30 강사 최은석 연구원 전북대IDEC
내용 ◦ Layout 기초 및 환경
- 집적회로 제조과정, layer와 mask의 개념
- Schematic 환경 설정 및 PDK setup
- Schematic Editor & Hierarchy Editor 사용법
일자 2019-02-21 시간 14:00 ~ 17:00 강사 최은석 연구원 전북대IDEC
내용 ◦ PDK setup 및 기본 환경설정
◦ Virtuoso Schematic Editor & Hierarchy Editor 사용법
일자 2019-02-22 시간 09:30 ~ 12:30 강사 최은석 연구원 전북대IDEC
내용 ◦ Layout
- layout 환경설정
- MOSFET, RLC layout
- Parastic 효과, noise 감소 대책
- PVT, Test를 고려한 layout
- Virtuoso Layout Editor를 이용한 Layout
- MOSFET, RLC layout
일자 2019-02-22 시간 14:00 ~ 17:00 강사 최은석 연구원 전북대IDEC
내용 ◦ Layout 실무와 검증
- DRC, LVS 검증방법, RC Extraction 후 Post Simulation
- Calibre를 이용한 DRC, LVS, LPE
- Spectre를 이용한 Post Simulation
강의장소

공대8호관 410호IDEC실습실

담당자 연락처
  • 전북대 담당자 : 김영이
  • 연락처 : 063-270-4268
  • 이메일 : sivit@jbnu.ac.kr

     마감

로그인 후 신청 가능합니다.