
[본센터] [답변] Intel FPGA를 이용한 Verilog | 2021.12.14. 11:41 |
---|---|
![]() |
|
안녕하세요. IDEC 김영지입니다.
예측하지 못한 서버 오류로 인해 수강신청에 불편을 드려 죄송합니다. 빠른 시일내로 동일한 강의를 수강할 수 있도록 조치하도록 하겠습니다. 자세한 내용은 개별적으로 연락 드리겠습니다. 감사합니다.
김영지 드림
[이강산]님의 글 ======================================================================== 안녕하세요. 해당 강의 신청하려고 했는데, 시간이 잘못 공지되었던거 같습니다.
공지상으로는 12월 14일부터라고 했으나, 실제로 강의신청이 열린 것은 그보다 이른 시간에 열렸고, 59분에 혹시나 들어와서 확인했을 때에는 이미 자리가 다 차서 대기자로서만 신청할 수 있었습니다.
정확히 12월 14일 00시를 기다려온 사람으로서 미리 강의가 열려서 신청받는 것은 불공정한 부분이라고 생각됩니다.
해당 강의에 대해 추가적인 수강이 가능하도록 부탁드립니다.
감사합니다. |
|
![]() |