개설희망강좌신청

- Digital Library 는 FDS 공정용으로만 제공됩니다.

  해당 DK 는 LNR, LNM 에서도 동일하게 사용가능합니다. 

  LNR(UTM) 으로 진행하는 팀이 Digital Library를 사용하고자 하는 경우 FDS Digital DK 를 사용하시면됩니다.

  FDS Digital DK 는 IO 및 POWER 에 UTM 레이어가 없으므로 DRC 에서 에러가 발생할 수 있습니다.   

   이 경우 설계자가 UTM 레이어 및 Via 를 추가로 넣어 줘야 합니다.

   일부 IO 는 제공해 드린 OUTLINE.gds 파일을 import 하면 관련 에러를 해결할 수 있습니다.

   그 외에 발생하는 DRC 는 직접 수정하셔야 합니다. 

- Dummy Fill 은 모든 팀이 진행해야 합니다. 

  Digital Library 를 사용한 경우도 마찬가지 입니다. 

- Dummy Fill 프로그램은 완벽하지 않습니다. 

  프로그램을 보조적인 수단으로 Dummy Fill 이후에 발생하는 DRC 에러는 메뉴얼로 직접 수정되어야 합니다. 

- Design Manual 은 비공개 처리 되어 있습니다. 

  필요한 경우 별도로 요청하시면 조치해 드리겠습니다. 

- Merge 계정에 있는 데이터는 Backup 불가 합니다. 

- LOGO 는 패키지 여부와 상관 없이 모든 팀이 진행해야 합니다.

  간혹 칩 제작 후 메탈 패턴으로 칩이 구분되지 않는 경우가 있으며

  삼성과 디자인에 대해 논의 시 파일명과 로고명을 바탕으로 협의를 하므로 

  로고는 모든 팀이 넣어야 합니다. 

- 설계 미숙으로 해결하지 못하는 DRC 에러가 있는 경우 모듈을 삭제 하셔야 합니다. 

 DRC Waive 는 설계자 미숙으로 인한 것을 통과 시키는 절차가 아닙니다. 

 DRC 발생 시 다른 칩에도 영향을 미칠 수 있으로 삼성에서 확인하여 결정합니다. 

 예를 들어 via 를 작게 그리게 될 경우 해당 via 가 다른 팀의 칩에 붙어 short 를 유발합니다. 

 - merge 을 진행한 경우 merge 계정에서 db 제출을 진행하시면 됩니다. 

   일반 계정에서 초기 설계를 진행하고 merge 계정에서 최종 확인을 하게 되므로

   최종적으로 완료된 디자인은 merge 계정에 있습니다.

   또한 merge 계정 데이터는 일반계정으로 이동이 불가 합니다. 

   그러므로 merge 계정에서만  user_db_check를 이용하여 제출 하시면 됩니다.