Logo

회원가입로그인 facebook naver youtube  
search 

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 A Low-Power 8-b 1.6-GS/s Time Interleaved ADC based on Loop-Unrolled SAR ADC structure
Category Mixed Application ADC
실설계면적 4㎛ X 4㎛ 공급 전압 1V
IP유형 Hard IP 동작속도 1.6GHz
검증단계 Silicon 참여공정 SS28-2102
IP개요 SerDes를 이용한 고속 통신 기술에서 가장 중요한 것은 전력 효율이 좋고 10GS/s 이상의 고속 ADC를 제작하는 것이다. Single channel ADC로는 10GS/s 이상 구현이 어려우므로 다수의 ADC를 병렬화 하여 마치 하나의 ADC처럼 동작시키는 time-interleaving(TI) 형태로 구현한다. 이로 인해 TI-ADC는 10GS/s 이상 고속으로 동작할 수 있는 장점이 있지만, TI ADC의 각 채널 간의 mismatch로 인해 발생하는 에러들이 전체 ADC 성능을 저하시키는 문제를 가지고 있다. 이러한 에러 중에는 time skew error, gain error, offset error, 그리고 bandwidth error가 있으며, 이러한 에러들을 보정할 수 있는 보정 기법들이 요구된다. 그래서 본 연구실에서는 TI ADC를 위한 고속으로 동작하는 sub ADC를 개발 연구하고, TI ADC의 channel간에 생길 수 있는 mismatch로 인한 에러들을 Calibration하는 연구를 진행하고자 한다.
- 레이아웃 사진 -