| IP명 | 저잡음 주파수 합성기 | ||
|---|---|---|---|
| Category | Analog | Application | 주파수 합성기 |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 1.6GHzHz |
| 검증단계 | Simulation | 참여공정 | MS180-1503 |
| IP개요 | PLL이 divider가 없이 동작하여 더 좋은 Phase noise를 얻을 수 있으면서도, Divider가 없이 fractional-N PLL이 가능하도록 구현하였다. | ||
|
- 레이아웃 사진 -
|
|||