| IP개요 |
본 연구에서는 개발하는 IP는 이중 채널 CIS(CMOS Image Sensor) 인터페이스를 위한 송수신기다. 송신기는 각 채널마다 직렬 변환기 및 채널을 통해 신호를 전달하는 드라이버로 구성되며 드라이버의 전원 역할을 하는 레귤레이터와 clocking 회로를 공유한다. 수신기는 각 채널당 CTLE(Continuous Time Linear Equalizer), 샘플러, 병렬 변환기로 구성되며, clocking 회로를 공유한다. 송신기의 locking 회로는 Ring-VCO를 기반으로 한 PLL 으로 구성되며, 수신기의 clocking 회로는 PLL, PI, CDR을 포함한다. CDR은 PI 기반 이며 SPD(Over Sampling Phase Detector)와 FSM(Finite State Machine)을 추가하여 빠른 락 소요 시간과 지연 시간, 향상된 jitter tolerance를 가질 수 있다. CTLE는 고주파 대역에서의 채널 손실로 인해 발생하는 ISI(Inter Symbol Interference)를 제거하며 CDR은 데이터의 에지를 트랙킹 할 수 있는 알고리즘을 적용하여 에러 없이 데이터를 복원할 수 있다. |
