| IP명 | High SR & BW Amplifier | ||
|---|---|---|---|
| Category | Analog | Application | Large Capacitive Load Driving (DDI) |
| 실설계면적 | 3.8㎛ X 1.9㎛ | 공급 전압 | 1.2~1.8V |
| IP유형 | Soft IP | 동작속도 | 100MHz |
| 검증단계 | Simulation | 참여공정 | MS180-1501 |
| IP개요 | LCD Driver와 같은 IC의 경우 수천 개의 채널로 구성되어 수천 개의 driving amplifier를 필요로 한다. Amplifier의 개수가 많아서 전류의 소모를 최소로 해야 하는 데, 이러한 driver의 load capacitance가 상당히 크기 때문에 dc gain, GBW, SR를 모 두 만족하기 위해서는 상당한 수준의 전류를 사용해야 하거나 3stage 구조를 사용해 야 한다. 1 stage 구조를 사용하면 큰 load capacitance가 dominant pole이 되어 설계 난이도 가 낮아지는 장점이 있다. 이러한 구조의 경우 gain, GBW, SR를 만족하기 힘들지만 최근의 연구를 통해서 gain과 GBW를 만족할 수 있는 방법을 찾아냈다. 하지만 SR의 경우 만족하기 힘들 었는데 새롭게 제안된 구조와 잘 어울릴 수 있는 adaptive biasing을 통해서 gain, GBW, SR를 모두 만족할 수 있는 1 stage amplifier를 제안하고자 한다. |
||
|
- 레이아웃 사진 -
|
|||