| IP명 | Development of Ultra High-Speed BOST (Built - Out - Self - Test) | ||
|---|---|---|---|
| Category | Mixed | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1~1.2V |
| IP유형 | Hard IP | 동작속도 | 500 M ~ 8 GHz |
| 검증단계 | Silicon | 참여공정 | SS28-2202 |
| IP개요 | 본 설계 제안서에서 제안하는 설계 회로는 메모리의 다중 고속 테스트를 위한 BOST 시스템 이다. BOST 내에서 생기는 Skew 로 인한 테스트 오류를 막기 위하여 Skew controller 를 집적하고 PLL과 DLL 그리고 Data controller 를 통해서 클락과 데이터에서 생기는 Skew 를 보상한다. 총 40개의 DUT를 통해 메모리의 다중 고속 테스트를 가능케 한다. 본 설계는 Samsung 28nm 공정을 이용할 예정이며 공급 전압은 1.0 V 이다. | ||
- 레이아웃 사진 -
|
|||