| IP명 | Low power Digital LDO with reference-less adaptive CLK generation and bit-shifting Coarse–Fine-control | ||
|---|---|---|---|
| Category | Analog | Application | DLDO |
| 실설계면적 | 5㎛ X 5㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 500MHz |
| 검증단계 | Simulation | 참여공정 | DB180-2101 |
| IP개요 | 다수의 전압레벨을 이용한 가변생성클럭 DLDO | ||
- 레이아웃 사진 -
|
|||