Logo

회원가입로그인 facebook naver youtube  
search 

IP Library

홈 | MPW / CDC | IP Library

"한국 반도체산업의 경쟁력"

IDEC에서 설계인력양성의 발판을 마련하겠습니다.

IP명 초저전력 아날로그 SNN 회로 아키텍처 설계
Category Analog Application analog circuit
실설계면적 1.8㎛ X 2.6㎛ 공급 전압 1.2V
IP유형 Hard IP 동작속도 100MHz
검증단계 Silicon 참여공정 HM-2102
IP개요 아날로그 SNN 기반 코어 설계에 필요한 초저전력 동작 고정밀 아날로그 SNN 회로 아키텍처 구현을 위하여, 초저전력 아날로그 SNN 동작을 위한 아날로그 요소 회로 배치 및 매칭 기법, 다수의 초저전력 아날로그 뉴런 시냅스 동작을 위한 고정밀 전하 연산 아키텍처, 누설전류에 의한 연산 오차 보정을 위한 아날로그 SNN 회로 아키텍처 개발.
뉴런의 증폭기를 비교기로 교체하여 전력 감소 기법, 멤브레인 전압에 따른 뉴런 비교기 전력 감소 기법, 멤브레인 전압 스윙 범위 확장을 통한 뉴런 비교기 정밀도 향상 기법을 개발.
칩 간의 공정 변화와 시냅스 위치에 다른 공정 변화로 시냅스 전류원 간의 차이로 아날로그 SNN 회로에서 오차를 발생하므로, 시냅스 전류원 면적 최적화 및 감소 기법 연구가 필요하다. 본 용역에서는 시냅스 참조 전류원 전력소모 최적화 기법, 시냅스 전류원 면적 최적화 기법을 개발
- 레이아웃 사진 -