| IP명 | 블록 암호 알고리즘과 부채널 공격 대비 설계 방안 | ||
|---|---|---|---|
| Category | Mixed | Application | 보안 |
| 실설계면적 | 3.8㎛ X 3.8㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 25MHz |
| 검증단계 | FPGA | 참여공정 | MS180-1705 |
| IP개요 | 최근 사물인터넷 산업이 발전함에 따라 사물인터넷에 대한 보안의 중요성이 부각되고 있다. 특히 금융 IC 카드의 경우 카드에 IC 칩이 내장되어 사용되기 때문에 부채널 공격에 대한 안정성의 강화가 강조되고 있는 상황이다. 따라서, 부채널 공격 방어 기법이 적용된 블록 암호 알고리즘을 IC 칩에 내장 하는 방법이 권고되고 있다. 이에 본 연구실에서는 블록 암호 알고리즘의 부채널 공격 대비 설계 방안 기술을 살펴보고, 블록 암호 알고리즘에 부채널 공격 대비 설계 방안 기술을 적용하여 하드웨어로 구현 하고자 한다. 본 설계는 MPW_MS180_1705 공정의 지원을 받아 진행되며, 1.8V 공급 전압과 25Mhz의 최대 동작주파수, Mixed 형태의 회로를 사용할 예정이다. |
||
|
- 레이아웃 사진 -
|
|||