| IP명 | Charge sampler-based discrete time filter | ||
|---|---|---|---|
| Category | Analog | Application | Wireless communication |
| 실설계면적 | 5㎛ X 2.5㎛ | 공급 전압 | 1.2V |
| IP유형 | Hard IP | 동작속도 | 60MHz |
| 검증단계 | Silicon | 참여공정 | DB110-1402 |
| IP개요 | 본 설계 회로는 사이즈 감소특성을 갖는 charge sampler 기반의 discrete-time filter 구현에 관한 것이다. 기존의 discrete-time filter 구현 방식과 비교하였을 때 chip size를 결정하는 주된 요인인 total capacitance가 감소하며, 높은 pass-band gain을 갖는다. | ||
|
- 레이아웃 사진 -
|
|||