| IP명 | DLO-DCIM: A Dual-Logical-Operation 9T-SRAM-Based Digital Compute-In-Memory Macro Supporting Independent Bit Line Control-Based Dual Row Access | ||
|---|---|---|---|
| Category | Mixed | Application | Memory |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 250MHz |
| 검증단계 | Silicon | 참여공정 | SS28-2501 |
| IP개요 | 다양한 기술이 급속도로 발전함에 따라 대용량 데이터 처리의 중요성이 더욱 커지고 있다. 이러한 추세에 대응하기 위해 고성능 메모리 아키텍처 및 컴퓨트인메모리(CIM) 기술이 활발히 연구되고 있다. 본 논문에서는 듀얼 멀티비트 연산을 지원하고 비트라인을 독립적으로 제어할 수 있는 9T SRAM 기반 디지털 CIM 아키텍처를 제안한다. 제안된 9T SRAM 셀은 XNOR 및 AND 연산을 모두 수행할 수 있으며, 이중 행 액세스를 통해 비트라인을 독립적으로 제어한다. | ||
- 레이아웃 사진 -
|
|||