| IP명 | 20Gb/s Energy Efficient and Linearity Enhanced Integrated Summer and Latch-Based PAM-4 DFE | ||
|---|---|---|---|
| Category | Mixed | Application | high-speed interface |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.0V |
| IP유형 | Hard IP | 동작속도 | 10GHz |
| 검증단계 | Silicon | 참여공정 | SS028-2501 |
| IP개요 | 20Gbps의 data rate에서 동작하는 저전력 및 Linearity가 향상된 PAM-4 DFE를 설계하였다. | ||
- 레이아웃 사진 -
|
|||