| IP명 | Design of High-Efficient Threshold Logic Process-in-Memory Array System | ||
|---|---|---|---|
| Category | Mixed | Application | PIM Hardware |
| 실설계면적 | 5㎛ X 5㎛ | 공급 전압 | 5V |
| IP유형 | Hard IP | 동작속도 | 144 MHz |
| 검증단계 | Simulation | 참여공정 | DB180-2501 |
| IP개요 | 멤리스터 크로스바 어레이 기반 PIM 연산용 저전력·고속 임계 논리연산 특화 회로 설계 및 연산 정확성 확보를 위한 회로 구조 최적화 | ||
- 레이아웃 사진 -
|
|||