| IP명 | BJT 및 동적 오프셋 제거 기법을 이용한 저잡음 증폭기 개발 | ||
|---|---|---|---|
| Category | Analog | Application | 자체 연구 |
| 실설계면적 | 3.55㎛ X 3.55㎛ | 공급 전압 | 3.3, 1.5V |
| IP유형 | Soft IP | 동작속도 | 5MHz |
| 검증단계 | Silicon | 참여공정 | SB130-2502 |
| IP개요 | 삼성 130 nm BCDMOS 공정을 이용한 BJT 및 동적 오프셋, 드리프트 신호 저감 기법을 활용한 저잡음 증폭기 개발을 제안한다. 금속 산화물 반도체 (Metal-oxide semiconductor, MOS) 내 실리콘 계면에 전자가 포획되어 발생하는 오프셋, 드리프트 신호는 미세한 신호 증폭을 어렵게 하고 장시간 신호 의 관측을 어렵게 함. 양극 접합 트랜지스터 (Bipolar-junction transistor, BJT)는 MOS 트랜지스터 대비 매우 낮은 저주파 잡음을 보이며, 이는 고정밀, 고성능 증폭기 설계에 있어 적합한 성능이다. 본 연구에서는 130 nm 삼성 BCDMOS 소자 및 동적 오프셋 제거 기법 (Dynamic offset compensation, DoC)을 이용하여 고정밀 증폭기를 설계하고자 함. BJT 소자는 MOS 대비 약 1/100 수준의 낮은 저주파 잡음 성능을 바탕으로 정밀, 저잡음 특성의 증폭기를 설계 할 수 있다. | ||
- 레이아웃 사진 -
|
|||