| IP명 | A Gain Calibration-Free 12bit 1GS/s Pipeline ADC Using a PVT-Robust Nested Gain-Boosted Ring Amplifier | ||
|---|---|---|---|
| Category | Analog | Application | Analog Circuits |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1V |
| IP유형 | Hard IP | 동작속도 | 1GHz |
| 검증단계 | Silicon | 참여공정 | SS028-2601 |
| IP개요 | 고속·고해상도 pipeline ADC를 위한 gain calibration-free 구조. Nested gain-boosted ring amplifier를 이용한 interstage amplifier를 설계하여 높은 loop gain을 확보. 특히, capacitor와 bias 전압을 이용한 PVT-robust gain boosting 기법과 negative feedback 기반 dead-zone bias 회로를 적용하여 공정, 전압, 온도 변화에 대해 안정적인 동작을 구현하였다. |
||
- 레이아웃 사진 -
|
|||