| IP명 | Design of a Low-Power MNIST CNN Accelerator based on 3x3 Systolic Array | ||
|---|---|---|---|
| Category | Digital | Application | AI 가속기 모델 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V/1.0V (IO/core)V |
| IP유형 | Hard IP | 동작속도 | 100MHz |
| 검증단계 | FPGA | 참여공정 | SS028-2601 |
| IP개요 | 3x3 systolic array 기반 MNIST 손글씨 인식용 저전력 CNN 가속기. 삼성 28nm LPP 공정의 SRAM으로 image/weight를 저장하며, SPI인터페이스를 통해 가중치를 독립적으로 저장한다. convolution·maxpool·FC layer를 거쳐 숫자를 분류한다. Hierarchical P&R로 CNN/SPI/memory 블록을 개별 설계 후 top에서 통합했다. | ||
- 레이아웃 사진 -
|
|||