| IP명 | 칩렛 패키지를 위한 UCIe 인터페이스 기반 행렬 연산 가속 테스트 칩 제작 | ||
|---|---|---|---|
| Category | Digital | Application | 패키징 연구 |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Soft IP | 동작속도 | 200MHz |
| 검증단계 | Simulation | 참여공정 | SS028-2601 |
| IP개요 | RISC-V 프로세서를 기반으로 제어되는 GEMV 및 Norm 가속 모듈 탑재 시스템에 UCIe 인터페이스를 탑재함 | ||
- 레이아웃 사진 -
|
|||