| IP명 | 저에너지 BCH Decoder 및 HBM용 RS Decoder | ||
|---|---|---|---|
| Category | Digital | Application | Error-Correction |
| 실설계면적 | 4㎛ X 4㎛ | 공급 전압 | 1.8V |
| IP유형 | Hard IP | 동작속도 | 200MHz |
| 검증단계 | Silicon | 참여공정 | SF028-2601 |
| IP개요 | 설계한 IP는 서로 다른 세 가지 파라미터에 대해 각각 기존 BCH 디코더와 제안된 에너지 효율적 BCH 디코더로 구성되며, 총 6개의 디코더를 포함한다. 에너지 효율적 디코더는 에너지 효율적 신드롬 계산 모듈과 그 결과를 활용하는 BM 모듈을 적용하였다. 그 결과 기존 BCH 디코더보다 더 높은 에너지 효율을 제공한다. 또한 HBM용 RS 디코더는 총 세 종류의 디코더를 통합하여 설계하였다. 단일 심볼 오류 정정을 위해서는 연구실에서 제안한 구조를 적용하여 면적 및 속도 효율을 향상시켰으며, 이중 심볼 오류 정정을 위해서는 기존 구조와 연구실에서 제안한 구조를 모두 구현하여 두 구조의 성능을 비교할 수 있도록 하였다. |
||
- 레이아웃 사진 -
|
|||