| IP개요 |
STT-MRAM의 쓰기 종료(WT) 단계를 pre-WT와 post-WT로 분리하여, pre-WT에서 reference 비교를 통해 이미 동일 데이터가 저장된 overwrite 상태를 사전 판별하고 즉시 쓰기를 종료하는 회로이다. 기존 WT 회로는 overwrite 시 MTJ 저항 변화가 없어 쓰기를 종료하지 못하고 오히려 에너지를 증가시켰으나, 본 발명은 해당 조건에서 쓰기 에너지를 55~61% 절감한다. 회로는 인버터와 modified Schmitt trigger로 구성된 BL/SL 이중 입력 구조로, MTJ 스위칭에 의한 역상 신호는 합산되어 감지되고 VDD 잡음과 같은 동상 성분은 입력단에서 상쇄된다. 이를 통해 대용량 macro에서 다수 column의 비동기적 쓰기 종료가 유발하는 전원 잡음 환경에서도 PDN 저항 15 Ω까지 100% 종료 yield를 유지하며 조기 종료 및 종료 실패를 억제한다. eMRAM cache, MRAM-CIM 등 고병렬·고신뢰 쓰기가 요구되는 SoC에 적용하여 오동작 없이 쓰기 전력을 크게 줄일 수 있다. |
