통합검색

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso    ..

안녕하세요. IDEC 조인신입니다.    IDEC 라이선스 서버에서 문제가 있었던..

안녕하세요.  강원대학교 권구덕 교수님 연구실 김현준입니다.   다름이 아..

안녕하세요. IDEC 조인신입니다.     calibre LVS 가 완료되면 뜨는 RVE ..

안녕하세요,  서울과학기술대학교 이승은 교수님 연구실 오종원입니다. MPW ..

안녕하세요. 해당 오류에 대한 원인은 없는 상태입니다. 일단 등록해주신 IP접근허용를..

    연결 모두 종료하였습니다. 감사합니다      [관리..

재부팅 완료 되었습니다.     [오종원]님의 글 ==========================..

안녕하세요 부산대학교 서형석 교수님 연구실 학생 김산입니다.   아마 이 ip로 ..

안녕하세요 부산대학교 서형석 교수님 연구실 학생 김산입니다.    제가 확..

안녕하세요. IDEC 조인신입니다.     서버의 IP 가 변경되었다면  I..

다른 error들은 말씀하신대로 파일의 monte-carlo simulation의 global/local variation..

pdf 파일에 있는 것은 model library 파일과 그의 section, 그리고 model library 파일에..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : CADENCE QRC (Quantus) EDA Tool ..

안녕하세요. IDEC 조인신입니다.     1) IDEC 에서 지원하는 Cadence 라이..

안녕하세요 경기대학교 김지훈 교수님 석사과정생 강호성입니다. symind_rf 중 ref를 2..

안녕하세요. IDEC 조인신입니다.     방법은 맞습니다. 다만, 에러가 발..

안녕하세요.   다름이 아니라, lvs 시작도 하기 전에 소스 룰을 수정하라는 오류..

안녕하세요. IDEC 조인신입니다.     SS28 공정에서는 LVS 를 진행하..

안녕하십니까. 답변 감사드립니다. 1) starrc_vX-2025.06-SP2를 설치 진행했는데 s..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..