통합검색

안녕하세요. IDEC 조인신입니다.     네 맞습니다.  metal 이 너무 ..

 gnd cell만 따로 훨씬 크게 그려서 drc를 확인해봤을 때는 maximum error가 발생하..

해당 rule 은 610umx610um 으로 layout 을 tiling 하고 305um 간격으로 density 를 확인..

안녕하세요, 조인신 연구원 님. 한국과학기술원(KAIST) 전기및전자공학부 최신현 교수님..

1) 해당 버전(V-2024.03)이 CentOS 7.3x 이상의 버전에서 정상적으로 사용 가능한 것이 ..

안녕하세요, 조인신 연구원 님. 빠른 답변 주셔서 진심으로 감사드립니다.   현..

OS 버전의 문제는 아닙니다. 저도 동일한 버전을 사용하고 있으나 문제 없습니다. svis..

해당 방법으로 실행하니 잘 열립니다!!ㅠㅠㅠㅠ 친절히 답변해주셔서 감사합니다ㅠㅠ ..

[root@localhost ~]# ifconfigenp5s0: flags=4163<UP,BROADCAST,RUNNING,MULTICAST>..

   192로 시작하는 것은 내부 공유기 주소 입니다. 공유기가 메인 ip에 연결..

라이센싱을 위하여 SCL Guide를 참고하고 있습니다. Using th lmgrd Command to Start S..

안녕하세요. IDEC 조인신입니다.     사용하고 있는 라이선스 데몬의 버전..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : SPECTRE EDA Tool 버전(SCL/LCU/M..

우선,  InstallScape 는 설치 프로그램이므로 이전에 설치 된 버전이 있으면 사용..

안녕하세요. 경북대학교 박대진 교수님 연구실의 박승현입니다.   memory wrapper..

 로그만 봐서는 원인을 파악하기 어렵네요.   다만 outside area 구문을..

안녕하세요 권구덕 교수님 연구실 김승연입니다. DRC 관련해서 질문드립니다. GR134_IA..

안녕하세요. IDEC 조인신입니다.     일단 해당 에러는 waive 하고 진행하..

안녕하세요, SS28-2401 MPW 한양대학교 회로 및 시스템 연구실 김지우 입니다.GR801e_M1..

안녕하세요. IDEC 조인신입니다.   maximum density 는 되도록 해결하는 것이 좋..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

-

-

The present invention relates to a coefficient error robust feed forward equalizer ..