통합검색

내용에 혼동을 드려 죄송합니다.   "일반적으로 라이센스 3개를 모두 사용하고 있..

일단, 라이센스 프로그램 자체에 대기열 기능은 없습니다.  ack 요청이 오는 순서..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : sentaurus 2023 ver EDA Tool 버..

안녕하세요. IDEC 조인신입니다.     해당 명령어는 Silicon WorkBen..

   답변  감사드립니다.  추가로 Silicon workbench  라는 ..

해당 Tool 지원합니다. EDA Tool 제공 FTP 에 V-2023.09 버전의 설치를 업로드 해..

답변 감사드립니다. 추가질문이 있습니다.  ##tcad cshrc 파일 내용  setenv..

command not found 는 명령어를 찾지 못해서 발생하는 것이니  터미널 창에서 siwb..

답변 감사드립니다.    확인해본 결과  /tools/synopsys_1/siwb_sorkbe..

환경 설정 파일(ex. source siwb.cshrc)에  setenv TCAD_HOME /tools/synopsys_1/s..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : MobaXterm EDA Tool 버전(SCL..

안녕하세요. IDEC 조인신입니다.   해당 문제는 큰 문제는 아닙니다.  too..

안녕하세요 연구원님 서울과기대 남재원교수님 연구실 학생 유지민입니다.   잦은..

   1.  Digital Block 에서 RX min den 이 발생하는 경우라면 Filler ..

1. Digital block 에서 발생하는것이 아닌 칩 전체에서 모두 발생합니다. 관련 사진을 ..

   전체 칩에서 발생해도 동일합니다.  빈공간에 직접 넣으셔야 합니다...

안녕하세요, 서울대학교 최우영 교수님 연구실 박근태입니다.   저희 디자인 설..

 GRLVDV.EN.1    본딩 패드 사용에 대해서 일부 디자인만 별개로 DRC 를..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys IC Compiler EDA Tool ..

안녕하세요. 서울대 전동석 교수님 연구실 유병석입니다. Bulk checker 관련 문의드립..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

IC Design Education Center(IDEC)   ISOCC 2025 CDC 참여..

ABSTRACT The present disclosure relates to a structure of a semiconductor memory d..