통합검색

  IDEC 선혜승입니다     이미 관련해서는 공지 메일을 보냈습니..

 말씀해 주신대로 툴의경로를 바꾸고 실행을 하려했더니 아래와 같은 내용이 나오면..

  IDEC 선혜승입니다  설치했다고 하니 확인해보세요  감사합니다&nbs..

  IDEC 선혜승입니다     GLIBC 설치를 저희가 해드리겠습니다&n..

안녕하세요 한양대학교 김병호 교수님 연구실 길명규입니다. nfettw 소자를 post layout..

안녕하세요. IDEC 연구원 조인신입니다.     해당 소자를 사용하여 calibr..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence virtuoso EDA Tool 버전(..

안녕하세요. IDEC 연구원 조인신입니다.     사용하고 있는 버전에서 cdb2..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

  Hello     Copy each files one By one to external driv..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Design Compiler EDA To..

  Hello    You don't need to define the net named PAD_MAIN_VDD in..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Backend University..

  IDEC 선혜승입니다     전반적으로 뭔가 SETUP 이 잘 안되어 ..

안녕하세요. 지난 3월 4일에 드렸던 질문의 연장인데요.   그림처럼 A 블록을 합..

  IDEC 선혜승입니다   그렇게 까지 안해주어도 됩니다  그냥 선..

안녕하세요, KAIST 석사과정 김준수입니다. 저희는 지금 삼성 28nm 공정, TOP design에..

  IDEC 선혜승입니다  PNR 단계에서 타이밍에 아무런 이상이 없었는지 확인..

Bytes (Short training Demo videos on variety of Cadence tools) (4) Cadence Online ..

Hi admin,  I am from Kyunghee university and work with Cadence tool,  W..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

An amplifier is provided. The amplifier includes an input matching unit suppressi..

Exemplary embodiments of the present invention relate to a method of estimating a c..

Exemplary embodiments of the present invention relate to a method of estimating a c..

Disclosed herein is a real-time face recognition apparatus and method. A real-time ..

A coarse lock detector for a delayed locked loop (DLL) is disclosed. The coarse lo..

A receiver includes a fixed delay unit configured to delay a first clock signal rec..

아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을..