Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
2 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
1 (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulation Honey Durga Tiwari 교수 2015.11.23
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
651 [답변] IC COMPILER 의 실행오류 관련질문드립니다

  IDEC 선혜승입니다     이미 관련해서는 공지 메일을 보냈습니..

선혜승 22.07.05 156
650 [답변] IC COMPILER license 관련질문드립니다

 말씀해 주신대로 툴의경로를 바꾸고 실행을 하려했더니 아래와 같은 내용이 나오면..

문준호 22.07.01 46
649 [답변] IC COMPILER license 관련질문드립니다

  IDEC 선혜승입니다  설치했다고 하니 확인해보세요  감사합니다&nbs..

선혜승 22.07.01 30
648 [답변] IC COMPILER license 관련질문드립니다

  IDEC 선혜승입니다     GLIBC 설치를 저희가 해드리겠습니다&n..

선혜승 22.07.01 126
647 Triple well post-layout 시뮬레이션 관련 문의

안녕하세요 한양대학교 김병호 교수님 연구실 길명규입니다. nfettw 소자를 post layout..

길명규 22.06.24 66
646 [답변] Triple well post-layout 시뮬레이션 관련 문의

안녕하세요. IDEC 연구원 조인신입니다.     해당 소자를 사용하여 calibr..

조인신 22.06.27 97
645 CDB 에서 OA로 conversion 하기 위한 질문입니다.

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence virtuoso EDA Tool 버전(..

김상헌 22.05.16 55
644 [답변] CDB 에서 OA로 conversion 하기 위한 질문입니다.

안녕하세요. IDEC 연구원 조인신입니다.     사용하고 있는 버전에서 cdb2..

조인신 22.05.17 73
643 CentOS

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

AlaaDdin 22.05.16 16
642 [답변] CentOS

  Hello     Copy each files one By one to external driv..

선혜승 22.05.16 25
641 [본센터] Connecting UPF-created supply nets to pads in Design Compiler

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Design Compiler EDA To..

GORYWODA MICHAL ANDRZEJ 22.04.28 33
640 [본센터] [답변] Connecting UPF-created supply nets to pads in Design Compiler

  Hello    You don't need to define the net named PAD_MAIN_VDD in..

선혜승 22.04.29 42
639 ICC area 계산문제와 오류문제

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys Backend University..

윤동호 22.04.19 38
638 [답변] ICC area 계산문제와 오류문제

  IDEC 선혜승입니다     전반적으로 뭔가 SETUP 이 잘 안되어 ..

선혜승 22.04.19 67
637 Design copiler 에서 multi-clock 사용에 관한 문의

안녕하세요. 지난 3월 4일에 드렸던 질문의 연장인데요.   그림처럼 A 블록을 합..

문승현 22.04.13 20
636 [답변] Design copiler 에서 multi-clock 사용에 관한 문의

  IDEC 선혜승입니다   그렇게 까지 안해주어도 됩니다  그냥 선..

선혜승 22.04.13 37
635 PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다.

안녕하세요, KAIST 석사과정 김준수입니다. 저희는 지금 삼성 28nm 공정, TOP design에..

김준수 22.04.12 52
634 [답변] PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다.

  IDEC 선혜승입니다  PNR 단계에서 타이밍에 아무런 이상이 없었는지 확인..

선혜승 22.04.13 136
633 [답변] Cadence hostid관련 문의

Bytes (Short training Demo videos on variety of Cadence tools) (4) Cadence Online ..

이경옥 22.03.28 52
632 local server license

Hi admin,  I am from Kyunghee university and work with Cadence tool,  W..

NGO TAN BINH 22.03.08 18
1 ◀ 21 22 23 24 25 26 27 28 29 30 ▶ 54
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-ASM 차트에서 Xilinx를 이용한 DC motor 구동

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

구재희 06.08.22 1027
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP PRESENT-80 Encryption

As “Internet of Things (IoT) or “Smart Object” networks are becom..

신경욱 16.09.29 6
참여교수 성과 - IP Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

김종선 15.09.05 107
참여교수 성과 - IP All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

김종선 15.09.05 11
참여교수 성과 - IP LPDDR Memory Controller

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

이찬호 15.08.27 18
참여교수 성과 - IP LEA-128/192/256

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

신경욱 15.08.26 20
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

IC Design Education Center(IDEC)   ..

김하늘 15.11.09 7164
참여교수 성과 - 특허 Digital Background Calibration By dividing & swapping capacitor to r..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

심재윤 14.09.11 41
참여교수 성과 - IP Wide Range CDR for MIPI M-PHY

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

김철우 14.09.20 38
참여교수 성과 - IP Digitally Controlled Single-Inductor Multiple-Output(SIMO)

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

김철우 14.09.20 17
참여교수 성과 - IP 6Gbps injection locked CDR

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

김철우 14.09.20 20
참여교수 성과 - IP 2.3GHz ~ 3GHz Fractional-N Synthesizer based on sub-sampling PLL

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

김철우 14.09.20 23
참여교수 성과 - 논문 High Throughput LuBy Transform Code Decoder Using Transposable Regis..

정기석 14.09.03 15
참여교수 성과 - IP Reduced Sample and Hold (S/H) count 100MS/s 10-bit Pipeline Analog-t..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

김철우 14.09.20 20
참여교수 성과 - IP 5.12GHz injection-locked phase locked loop

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

김철우 14.09.20 12
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

구재희 14.10.20 26917
참여교수 성과 - IP 256bit MTP

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

김영희 14.09.17 277
참여교수 성과 - IP AXI protocol converter

AXI4 protocol converter converts the protocols for communication between t he AXI4..

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..

이찬호 14.09.02 21
1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 21