통합검색

 Hello  This isn't a library issue. It's because some commands in your e..

Dear IDEC Thank you for sharing the updated Milkyway and NDM for GPIO, POWER IO, a..

안녕하세요, 중앙대학교 한동현입니다. 현재 서버에서 DVE 가 실행이 안되어 문의드립니..

  IDEC 선혜승입니다     OLD버전에서는 VCS와 DVE가 같이 있었..

안녕하세요, 서울과학기술대학교 남재원 교수님 연구실 김수현 학생입니다.   STA..

  주말이라 담당자분 부제로 라이브러리는 월요일에 설치해 드리겠습니다.  ..

안녕하세요. 단국대의 구남일입니다.   지난번에 말씀드린 PAD 관련 이슈로 클라..

 아래 게시글의 문서를 참고하여 진행하시면 됩니다.  https://www.idec.or.k..

답변에 감사드립니다.   그리고 혹시 지난번에 IDEC 측에 최종제출한 GDS 를 해당..

 제가 외부 출장 중이라 내일 오후에 넣어 드릴 수 있습니다.    처리 ..

   M02_DGLKH.gds  파일로 넣어 드렸습니다.    [김연태]님..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Assura EDA Tool 버전(SC..

안녕하세요. IDEC 조인신입니다.     수업용 라이선스가 갱신되면서 레벨..

해결 과정 공유합니다.   아래 안내해주신 "setenv ASSURA_USE_PEGASUS_LICENSE_E..

setenv ASSURA_USE_PEGASUS_LICENSE_ENV 가 맞습니다. Cadence Doc 에서 확인한 사항입..

  답변 감사합니다! 연구원님 연구원님 의견 참고해서 PAD INPUT 재작성 및 OUTPUT..

 1.  create_generated_clock -divide_By 1 -name ACLK1 -source [get_ports ..

안녕하십니까 충남대학교 이희덕 교수님 연구실 석사 과정 정승리입니다. 현재 사용하고..

안녕하세요. IDEC 조인신입니다.     라이선스 서버의 IP 가 잘 못 작성되..

안녕하세요. IDEC 조인신입니다.     글에 삽입한 그림이 보이지 않습니다..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..