통합검색

Hello I updated the hostname for cloud server as followed, please approve it ..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

안녕하세요. IDEC 연구원 조인신입니다.   사용하고 있는 OS 의 상세 버전이 확..

Bytes (Short training Demo videos on variety of Cadence tools) (4) Cadence Online ..

Bytes (Short training Demo videos on variety of Cadence tools) (4) Cadence Online ..

  IDEC 선혜승입니다     ICC 기준입니다     ..

 안녕하세요 조인신 연구원님 말씀해주신대로 yum install log4, log4* *log4* 등..

yum install *log4* 로 해도 Error: Nothing to do 가 출력되는 상황인지 확인 바랍..

yum install *log4*를 사용하여도 동일 문제가 발생하는 것을 확인하였습니다.  이..

OS 설치 시에 어떻게 했는지 알 수 없으나 전체 설치를 하여 진행하는 것이 좋으나..

 안녕하세요 이상호입니다. CentOS 7.8 버전을 설치할 때, 소프트웨어 선택에서 서..

OS 설치 시 전체 설치를 한다고 해도 설치가 안되는 rpm 들이 많습니다. 이에 ..

말씀해주신대로 yum install *xcodes* 등 조합을 바꿔가며 입력을 하였지만 지속적으로 ..

사용하고자 하는 TCAD 의 버전에 대해 확인 바랍니다. 사용하고자 하는 TCAD 의 버..

안녕하세요. IDEC 연구원 조인신입니다.   사용하고 있는 Tool(MMSIM 또는 SPECT..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :  SYNOPSYS SCL EDA Tool 버..

안녕하세요. IDEC 연구원 조인신입니다.   우선 다운 받은 라이선스 파일에..

안녕하세요. 현재 삼성 28nm로 I/O Ring을 구성하고 있는데, DRC 에러가 몇개 떠서 Waive..

    IDEC 선혜승입니다     이전 회차 Error 내역을 살펴..

안녕하세요. 건국대학교 박기찬 교수님 연구실 양주원입니다.    Synopsys ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..