통합검색

제공받은 라이선스 파일에 두 서버의 내용이 포함되어 있는데 신청한 서버에 대한 내용..

   된건지모르겟습니다   디버깅 로그 잘뜨고 start/stop/Reread&..

라이선스 데몬이 잘 구동 되는 것으로 보입니다. 리눅스에서 환경 설정 후 to..

   tool 구동은 잘됩니다. 감사합니다. 하지만 문제가 있습니다.  tool..

tool 속도가 느린 것의 원인은 저희도 알 수 없습니다. PC 자체의 문제이거나 서버 설정..

     네트워크가 느린것도 문제가 될수있습니까?  [조인신]님의 ..

정확하지는 않으나 문제가 될 수 도 있습니다.    [신재관]님의 ..

     TCAD 예제 실행하고 시뮬레이션 run 했을경우 반응이없습니다.&nb..

가상 머신이 느려서 발생하는 현상 같은데 할당된 core(CPU) 개수 또는 메모리 양..

     가상머신을 바꾸고 재설치를 진행하였습니다. 예기치 못한 오류가..

getaddrinfo: name or service not known 에러가 발생하는 것은 /etc/hosts 파일의 내용..

     제가 예전에 사용하던 가상머신은 버추얼박스입니다. 이게 여러곳..

IDEC 에서는 가상 머신을 사용하지 않아 가상 머신 프로그램이 어떻게 되는지..

 컴퓨터 TCADHOME 디렉토리보면 2016년도의 자료와 2017년도의 TCAD 것들이 있는데 ..

사용하고 있는 버전의 예제 이외에 다른 버전의 예제가 Attach 되어..

      getaddrinfo: name or service not known 에러가 발생하는 것은..

네 맞습니다. 리눅스에서 해당 파일을 수정하면 됩니다.    [신재관]님의 ..

서버 수정하는것을 해봣는데 이렇게하면될까요?     [조인신]님의 글 =====..

서버의 IP 와 hostname 을 확인 한 후 /etc/hosts 파일에 적어주면 됩니다. h..

     새로운 가상머신으로 TCAD 구동을 성공하였습니다.  하지만..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..