통합검색

가상 머신이 느린 것에는 딱히 해결 방법이 없습니다. 가상 머신의 설정 등을 ..

     기존 OS를 밀어버리고 centos7 으로 재설치를 하였고  문제..

 공정 정보를 같이 기입해 주시면 안내 드리기가 좀 더 수월 합니다.  draw l..

가천대학교 조성재 교수님 연구실 김대환입니다 저희 연구실엔 synopsys HSPICE를 쓰는 ..

 라이센스 파일을 열어 보면  SERVER  VENDOR  로 시작하..

안녕하세요, 광운대학교 김동욱교수님 연구실 석사생 이재은입니다.   ROM 생성중..

   로그를 보면 rom data 파일이 없는 것으로 나오네요   rom 은 값을..

안녕하세요. 포항공과대학교 이영주 교수님 연구실 문승식입니다.   DRC 에러 중..

 안녕하세요 IDEC 김연태 입니다.     진행 중인 공정(DB or MS ..

  안녕하세요. 답변을 늦게 달아 죄송합니다.   먼저 툴은 ICC2를 사용하..

안녕하세요, 말씀하신대로 모든 창을 종료, logout후 login해서 .cshrc파일을 line-By-l..

첨부한 파일처럼 보인다는 말씀이신가요? 그럼 문제 없는 것입니다. 예제에는 too..

 첨부파일처럼 나타납니다. 그러면 제가 지금 첨부한 이 메세지는 무시해도 괜찮다..

네 무시하셔도 될 것으로 보입니다. 진행해 보시고 문제가 있으면 다시 연락 주시..

무시하고 진행하니 시뮬레이션을 할 수 있습니다.  한가지 추가로 문제가 있는데....

cadence 라이선스 신청 내역을 확인해보니 Xcelium SC 을 신청하시지 않았습니다. ..

 말씀하신대로 2019년에는 내역이 없지만, 2020년에는 신청을 드렸습니다만... 지금..

현재 제공되고 있는 라이선스들은 2019 년도 신청 분입니다. 2019년 신청 분은 201..

친절한 안내 감사드립니다. 이메일 보내겠습니다.     [조인신]님의 글 ===..

 sub-version  IC6.1.7-64b.500.23  spectre는 터미널에서 이렇게 뜨면..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..