반도체설계교육센터

VOD

	제목	강사정보	등록일
2	[무료세미나]Fallacies of Computational Analog	송방섭 교수(U.S San Diego)	2016.03.25
1	(2014) VHDL 코드를 이용한 디지털회로 설계 및 simulation	Honey Durga Tiwari 교수	2015.11.23

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
391	[답변] cadence virtuoso simulation 관련 건 spectre -W 했을 때 버전이 제대로 출력되지 않으면 Tool 사용에 문제가 있을 수&nb..	조인신	20.05.21	54
390	[답변] 라이센스 맥어드레스 관련 안녕하세요 현재 사용하고 있고, IP Address가 설정되어있는 랜카드의 MAC Addres..	관리자	20.05.19	45
389	Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	유용준	20.04.07	73
388	[답변] Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	조인신	20.04.07	31
387	[답변] Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	유용준	20.04.07	18
386	[답변] Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	조인신	20.04.07	12
385	[답변] Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	유용준	20.04.07	22
384	[답변] Resistance 관련(Cadence virtuoso) By: _______________University of Rochester________________ //// ///////////////////..	선혜승	20.04.07	58
383	Cadence virtuoso 시뮬레이션 돌리는데 질문이 있습니다 안녕하세요 연구원님 다름이아니라 회로를 디자인해서 시뮬레이션을 돌렸을때 다음과 같..	유용준	20.03.30	53
382	[답변] Cadence virtuoso 시뮬레이션 돌리는데 질문이 있습니다 안녕하세요. IDEC 연구원 조인신입니다. 우선 사용하고 있는 라이선스가 ..	조인신	20.03.31	80
381	[답변] STARRC 사용법에 대해 문의드립니다. 감사합니다. 알려주신대로 터미널 창에 입력을 하니 오류가 난다고 하네요. 혹시 ..	양영구	20.03.06	29
380	[답변] STARRC 사용법에 대해 문의드립니다. IDEC 선혜승입니다 can't be read 라고 나오면 경로 문제..	선혜승	20.03.06	17
379	[답변] STARRC 사용법에 대해 문의드립니다. 답변감사합니다. 우선 경로를 다시 확인해보겠습니다. starRC 시뮬레이션의 가..	양영구	20.03.06	19
378	[답변] STARRC 사용법에 대해 문의드립니다. 연구원님 말씀대로 경로를 다시 확인하였으며 다시 실행시키니 아래와 같이 출력됩..	양영구	20.03.06	21
377	[답변] STARRC 사용법에 대해 문의드립니다. IDEC 선혜승입니다 가이드가 특별히 없습니다 ..	선혜승	20.03.06	15
376	[답변] STARRC 사용법에 대해 문의드립니다. ERROR: Can not open file'/home/SJK/SS28n_3_level_DSS/SS28nm_1901/PEX/..	양영구	20.03.06	14
375	[답변] STARRC 사용법에 대해 문의드립니다. IDEC 선혜승입니다 svdb 폴더는 calibre lvs 를 ..	선혜승	20.03.06	34
374	[답변] STARRC 사용법에 대해 문의드립니다. 말씀해주신대로 calibre.run, sourceme_ip 파일이 모두 있는 것을 확인하고 알려..	양영구	20.03.06	89
373	[답변] STARRC 사용법에 대해 문의드립니다. IDEC 선헤승입니다 CALIBRE 가 설정되어 있지 않나 보네요..	선혜승	20.03.06	285
372	timing constraint에서 헷갈리는 것이 있어 질문드립니다. 안녕하세요 포항공과대학교 김호준입니다. design compiler로 synthesis할 때 tim..	김호준	20.02.26	34

1 ◀ 31 32 33 34 35 36 37 38 39 40 ▶ 54

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-ASM 차트에서 Xilinx를 이용한 DC motor 구동 영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..	구재희	06.08.22	1027

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	PRESENT-80 Encryption As “Internet of Things (IoT) or “Smart Object” networks are becom..	신경욱	16.09.29	6
참여교수 성과 - IP	Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..	김종선	15.09.05	107
참여교수 성과 - IP	All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..	김종선	15.09.05	11
참여교수 성과 - IP	LPDDR Memory Controller The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..	이찬호	15.08.27	18
참여교수 성과 - IP	LEA-128/192/256 Internet of things (IoT) is one of the most discussed topics and a growing trend to..	신경욱	15.08.26	27
참여교수 성과 - IP	LEA-128 Encryption/Decryption Internet of things (IoT) is one of the most discussed topics and a growing trend to..	신경욱	15.08.26	19
참여교수 성과 - IP	LEA-128 Encryption Internet of things (IoT) is one of the most discussed topics and a growing trend to..	신경욱	15.08.26	20
공지사항	제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23.. IC Design Education Center(IDEC) ..	김하늘	15.11.09	7161
참여교수 성과 - 특허	Digital Background Calibration By dividing & swapping capacitor to r.. Digital Background Calibration By dividing & swapping capacitor to reduce the effec..	심재윤	14.09.11	41
참여교수 성과 - IP	Wide Range CDR for MIPI M-PHY Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..	김철우	14.09.20	38
참여교수 성과 - IP	Digitally Controlled Single-Inductor Multiple-Output(SIMO) Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..	김철우	14.09.20	17
참여교수 성과 - IP	6Gbps injection locked CDR Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..	김철우	14.09.20	20
참여교수 성과 - IP	2.3GHz ~ 3GHz Fractional-N Synthesizer based on sub-sampling PLL Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..	김철우	14.09.20	23
참여교수 성과 - 논문	High Throughput LuBy Transform Code Decoder Using Transposable Regis..	정기석	14.09.03	15
참여교수 성과 - IP	Reduced Sample and Hold (S/H) count 100MS/s 10-bit Pipeline Analog-t.. Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..	김철우	14.09.20	20
참여교수 성과 - IP	5.12GHz injection-locked phase locked loop Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..	김철우	14.09.20	12
공지사항	제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(.. IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..	구재희	14.10.20	26915
참여교수 성과 - IP	256bit MTP Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..	김영희	14.09.17	277
참여교수 성과 - IP	AXI protocol converter AXI4 protocol converter converts the protocols for communication between t he AXI4..	이찬호	14.09.02	16
참여교수 성과 - IP	8x8 AXI Interconnect 8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..	이찬호	14.09.02	21

1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 21