
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 2 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 1 | (2014) VHDL 코드를 이용한 디지털회로 설계 및 simulation | Honey Durga Tiwari 교수 | 2015.11.23 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 371 |
[답변] timing constraint에서 헷갈리는 것이 있어 질문드립니다.
IDEC 선혜승입니다 코드가 아래와 같을때의 COSNTRAINT 를.. |
선혜승 | 20.02.26 | 37 |
| 370 |
[답변] timing constraint에서 헷갈리는 것이 있어 질문드립니다.
현재 상황이 첨부한 그림 처럼 Retimed FREF가 generate 되는 상황이라서 이를 create_ge.. |
김호준 | 20.02.26 | 19 |
| 369 |
[답변] timing constraint에서 헷갈리는 것이 있어 질문드립니다.
IDEC 선혜승입니다 SYNC 로 생각하고 Constraint 작.. |
선혜승 | 20.02.27 | 58 |
| 368 |
[답변] sentaurus TCAD에서 metal의 Workfunction에 대해서 질문있습니다.
안녕하세요. IDEC 석은주입니다. 문의하신 사항에 대해 Synopsys사로 부터 아.. |
석은주 | 20.02.07 | 256 |
| 367 |
안녕하세요 리눅스 버전 업을 시킨 후에 질문이 있어서 질문올립니다.
안녕하세요 단국대학교 반도체 설계 연구실 소속 권상욱입니다. 다름이 .. |
권상욱 | 20.01.07 | 6 |
| 366 |
[답변] 안녕하세요 리눅스 버전 업을 시킨 후에 질문이 있어서 질문올립니다.
안녕하세요 설치한 리눅스 버전에 따라 네트워크 드라이버를 설치하지 못하는 경.. |
관리자 | 20.01.08 | 11 |
| 365 |
DRC 에러문의 (CABAR와 관련)
안녕하세요 인천대학교 송준영교수님 연구실(ICS Lab)에 있는 강윤하 연구생입니다. 레.. |
강윤하 | 20.01.07 | 68 |
| 364 |
[답변] DRC 에러문의 (CABAR와 관련)
IDEC 선혜승입니다 저희가 배포하고 있는 OUTLINE 이 .. |
선혜승 | 20.01.07 | 158 |
| 363 |
Silvaco Atlas 및 결제 내역/확인과 sentaurus license error 관련하여 질문드립니다.
안녕하십니까 KAIST 신민철 교수님 연구실의 변지훈 입니다. 질문 3가지가 있어 .. |
변지훈 | 19.12.22 | 36 |
| 362 |
[답변] Silvaco Atlas 및 결제 내역/확인과 sentaurus license error 관련하여 질문..
안녕하세요. IDEC 연구원 조인신입니다. 세번째 문의에 대해 답변 드립니.. |
조인신 | 19.12.24 | 18 |
| 361 |
[답변] Silvaco Atlas 및 결제 내역/확인과 sentaurus license error 관련하여 질문..
안녕하세요. 석은주입니다. 아래 문의 답변 드립니다. 1. ATLAS Tool은 Silva.. |
석은주 | 19.12.23 | 36 |
| 360 |
VPN 접속 관련해서 여쭤보겠습니다.
MPW 다음거를 준비하는데 기존에 있던 거를 일단 시뮬로 점검중이다. 신입생이 와서 OPe.. |
박태환 | 19.12.11 | 20 |
| 359 |
[답변] VPN 접속 관련해서 여쭤보겠습니다.
안녕하세요 아마도 IP주소가 서버에 등록되지않아 발생하는 문제 인것 같은데요 .. |
관리자 | 19.12.12 | 35 |
| 358 |
[답변] 반도체 설계툴용 서버/워크스테이션 하드웨어 사양
IDEC 선혜승입니다 툴이 구동될 수 있는 os 종류.. |
선혜승 | 19.11.12 | 74 |
| 357 |
SS28 Design compiler 합성 시 OPT-200 warning
안녕하세요, 카이스트 유회준 교수님 연구실 한동현입니다. Design compiler 를 통해 합.. |
한동현 | 19.10.31 | 17 |
| 356 |
[답변] SS28 Design compiler 합성 시 OPT-200 warning
IDEC 선혜승입니다 solvnet 에서도 아래 내용을 찾.. |
선혜승 | 19.10.31 | 42 |
| 355 |
[답변] SS28 서버 memory compile 및 Spyglass 툴 관련 질문
ps2pdf를 통해서 몇몇 핀 정보들을 확인할 수 있었습니다. 그러나 여전히 설계를 하기에.. |
이주형 | 19.10.30 | 11 |
| 354 |
[답변] SS28 서버 memory compile 및 Spyglass 툴 관련 질문
IDEC 선혜승입니다 출력이라면 연결하지 않으셔도 되고&nb.. |
선혜승 | 19.10.30 | 46 |
| 353 |
Hspice License 관련 에러입니다.
안녕하세요 카이스트 김정호교수님 연구실 박사과정 노대환입니다. 위와같이 라이센스 .. |
노대환 | 19.10.23 | 46 |
| 352 |
[답변] Hspice License 관련 에러입니다.
안녕하세요. IDEC 연구원 조인신입니다. 라이선스는 27020@143.248.175.145 로.. |
조인신 | 19.10.24 | 36 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-ASM 차트에서 Xilinx를 이용한 DC motor 구동
영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin.. |
구재희 | 06.08.22 | 1027 |
1


