통합검색

One of the configured repositories failed (Unknown), and yum doesn't have enough ca..

안녕하세요. IDEC 연구원 조인신입니다.   해당 문제에 대해서는 IDEC 에서..

말씀하신 synopsys 라이선스 파일을 못찾겠습니다. 27020으로 하면 동작하지 않습..

첨부한 내용을 보면 143.248.143.186 IP 를 가진 서버에서 synopsys 라이선스를 가지고 ..

 네트워크 라이센스 신청시 아래와 같이 보내주셨습니다.  * Synopsys1. Linu..

IDEC 의 네트워크 라이선스를 사용하려는 것이라면 port 번호는 26585 입니다. 환경 변..

    IDEC 선혜승입니다     SOLVNET 에서 답을 퍼왔습니다..

안녕하세요, 어제 HSpice 관련해서 질문드렸던 학생입니다.   다름이 아니라, 지..

안녕하세요. IDEC 연구원 조인신입니다.   메일로 답변 드렸습니다.  ..

연구원님 정말 죄송합니다. 하나 더 여쭤보고 싶은데   말씀해주신대로 하니 hspi..

hspice 시뮬레이션을 하고 싶은 파일명이 calcap.sp 라면 hspice calcap.sp ..

 답변 감사합니다. 그런데 알려주신대로 하니까 똑같은 오류가 뜨는데 무엇이 잘못..

calcap.sp 파일에 문제가 있는 것으로 보입니다. hspice 시뮬레이션을 할 수 있는 파일..

안녕하세요,  고려대학교 이형민 교수님 연구실 학생 김채현입니다.  다름이..

 안녕하세요 IDEC 문관식 입니다. 하드 디스크 용량이 부족하여 발생된 오류인것으..

 다시 확인 해본 결과 같은 오류로 연결이 안되는 것으로 확인되었습니다. 다시 한..

안녕하십니까 KAIST 신민철 교수님 연구실의 변지훈 이라고 합니다. HSPICE를 설치하고,..

안녕하세요. IDEC 연구원 조인신입니다.   네트워크 라이선스로 synopsys ..

다시 접속을 해보았는데 아래와 같은 오류가 발생합니다..  *WARNING* file /home/..

  IDEC 선혜승입니다     문관식 연구원님이  전화하셨다고..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..