통합검색

안녕하세요.   한양대학교 김동규 교수님 연구실 석사과정 심호재입니다. 연구실..

  로그를 보면 자바 관련된 라이브러리에 문제가 있는 것으로 보입니다.  자..

By default, the cache is created under your home directory. The cache is arranged ..

안녕하세요. 인천대학교 전자공학과 송준영입니다.   서버 재부팅 후 Synopsys l..

안녕하세요. IDEC 연구원 조인신입니다.   VENDOR snpslmd /data1/tools/SYNOPSY..

안녕하세요 연구원님 연세대학교 윤홍일 교수님 연구실 김하림입니다. 메일로 Cadence ..

안녕하세요. IDEC 연구원 조인신입니다.   해당 메시지는 라이선스와 관련..

안녕하세요, 선생님 강석형 교수님 연구실, 강예성 이라고 합니다.   CADENCE 라..

안녕하세요. IDEC 연구원 조인신입니다.   변경한 IP 는 모두 적용되었습니다. ..

안녕하세요 충남대학교 남병규교수님 연구실 도현구입니다. 이번에 라이센스를 갱신하고..

안녕하세요. IDEC 연구원 조인신입니다.   ADE 창에서 Setup -> High Perform..

안녕하십니까 KAIST 신민철 교수님 연구실의 변지훈 이라고 합니다. 오늘 sentaurus 를 ..

안녕하세요. IDEC 연구원 조인신입니다.   문의하신 사항에 대해서는 확인했으며..

안녕하세요. IDEC 연구원 조인신입니다.   터미널 창에서 spectre –W 해서..

터미널 창에서 spectre -W 를 치면 다음과 같은 메세지가 나오는데  알려주신 방법..

해당 문제는 MMSIM 을 사용하는데 필요한 library 가 설치되어 있지 않거나 ..

안녕하세요 IDEC 이의숙입니다.   사사문구 양식과 참가비 할인 방법에 대해 안..

안녕하세요 한성대학교 이종복입니다. ftp로 설치화일을 받는 도중에   Connecti..

 안녕하세요 IDEC 문관식입니다. 어떤 FTP 클라이어트 프로그램을 사용 하시나요? ..

By)를 1로 해야 합니다.    아니면 PEX 설정에 Layout Location ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..