통합검색

안녕하십니까 저는 서울시립대학교 김윤 교수님 연구실의 김보람이라고 합니다. 다름이..

안녕하세요. IDEC 연구원 조인신입니다.   버전을 확인하는 명령어를 잘못 입력..

안녕하십니까. 카이스트 신민철 교수님 연구실의 변지훈 학생이라고 합니다. 다름아니라..

안녕하세요. IDEC 연구원 조인신입니다.   실제 swb 를 실행하는 서버의 IP 와&n..

답변 감사드립니다. 확인결과 저희 서버의 IP와 네트워크 라이센스 신청한 IP가 동일한..

swb 를 실행하는 서버에서 mozilla firefox 를 실행해서 http://www.ide..

 말씀해주신 대로 Visitor information 내용 중 Client IP를 확인하여 보았는데, 14..

/etc/hosts 파일의 내용을 확인해 보시기 바랍니다. 참고하시라고 /etc/hosts 파일의 내..

답변 감사드립니다.   /etc/hosts 파일을 확인하여 보니   127.0.0.1 loca..

네 맞습니다. 사용하고 있는 서버의 IP 와 Hostname 도 작성해주면 됩니다.&n..

안녕하세요 알려주신 방법으로 sourcing은 성공적으로 진행하였습니다. 그런데 sentaur..

우선 hostname 에 - 가 있어 문제가 되는 것일 수도 있으니 hostname 을 -&nb..

hostname 변경하였고 고정아이피 맞는지도 확인했는데도 여전히 에러가 발생합니다. &nb..

해당 문제는 사용하고 있는 OS 로 인해 발생하는 것일 가능성이 높습니다. 사..

지금 OS를 새로 설치하는데 어려움이 있어서 우선 OS 재설치 외의 방법으로 해결해 보려..

안녕하세요. IDEC 연구원 조인신입니다.   ADE-3036 에러는 /etc/hosts 파..

안녕하세요 가천대학교 조성재교수님 연구실 석사과정 이재윤입니다. 제가 sentaurus를 ..

안녕하세요. IDEC 연구원 조인신입니다.   에러 메시지를 보면 hostname 을 제대..

안녕하세요? 카이스트 노영석입니다.   EDA Digital tool에서 Synopsys가 전반적..

  IDEC 선혜승입니다    라이센스를 못 잡아서 나오는 문제입니다&nbs..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..