통합검색

안녕하세요 데몬 실행후 swb &로 실행한 결과 다음과 같이 오류 화면이 뜨는데 이유..

안녕하세요. IDEC 조인신입니다.     첨부하신 화면만으로 문제의 원인을 ..

   환경설정 파일에서 ip를 구동중인 서버의 것으로 적는다는 것이 서버컴퓨..

  1. IP 는 서버의 IP 를 적으시면 됩니다.     ifconfig 에서 확..

   번거롭게 해드려 죄송합니다. 18:11:45 (lmgrd) -----------------------..

VENDOR snpslmd /home/TOOLS/SYNOPSYS/SCL/2023.09/linux64/bin/snpslmd 26586 로 되어 ..

안녕하세요, 송대건 교수님 연구실 석사과정 신윤정입니다. 현재 SF28 공정을 이용하여 ..

 안녕하세요 IDEC 김연태 입니다.    characterization 관련 정보는 ..

안녕하세요 연세대학교 윤홍일 교수님 연구실 이충근입니다.   지난 밤 virtuoso ..

안녕하세요. IDEC 조인신입니다.   mobaxterm 의 설정 문제로 보입니다. Xserve..

 1. VDD VSS Floating power plan 후 스크린샷(사진1) 첨부하였습니다. 이후 drc,..

   1.    이미지를 보면 standard cell 이 power rail 에 위치하..

안녕하세요. 숙명여자대학교 정준원 교수님 랩실의 석사과정 송예슬입니다. 다름이 아..

IDEC 이종행입니다.   공지사항의 설계자 수정사항이 있습니다.    ..

안녕하세요. 숙명여자대학교 정준원 교수님 랩실 석사과정 송예슬입니다.   해당..

안녕하세요, 서울대학교 이수연 교수님 연구실 통합 2년차 천새루입니다. SS공정 참여가..

IDEC 이종행입니다.   LNR28LPP design manual에 따르면 아래와 같이 되어 있으며..

내용 확인하였습니다. 상세한 답변 감사드립니다!   천새루 드림   [이종..

안녕하세요. 권경하 교수님 연구실 박사 과정 김정후입니다.   현재 ss28 LNR28LP..

안녕하세요. IDEC 조인신입니다.     SS28 공정에서는  monte carlo..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..