통합검색

안녕하세요? 카이스트 노영석입니다.   James1도 hosts 에서 제대로 선언되어 있..

안녕하세요. IDEC 연구원 조인신입니다.   선혜승 연구원님의 답변에 추가하여 ..

  안녕하세요? 카이스트 노영석입니다.   답변 감사드립니다. 사실 첨부..

첨부한 라이선스 데몬 동작여부 파일을 보면 snpslmd 의 버전이 11.12 로 확인이 ..

 안녕하세요? 카이스트 노영석입니다.   데몬 업데이트하고 잘 해결되었습..

  IDEC 선혜승입니다    우선 -64가 아니고  -full64 입니다&nbs..

첨부 파일을 참조해서 진행하고 있는데, 아래와 같은 에러가 뜹니다. CDB 버전의 techno..

안녕하세요. IDEC 연구원 조인신입니다.   진행한 cdb to oa 과정에 대해 상세하..

안녕하세요? 카이스트 전기및전자공학부 노영석입니다.   우선 폴더를  51..

안녕하세요. IDEC 연구원 조인신입니다.   oa PDK 가 define 되어 있..

 안녕하세요. 카이스트 전기및전자공학부 노영석입니다.   알려주신대로 참..

원격으로 확인했듯이 파일의 syntax 와 Pcell library 의 연동 문제가 있었습니다. 파..

선혜승 연구원님 이전 질문의 답변 감사합니다.   VCS와 Verdi 툴을 새로 설치하..

    IDEC 선혜승입니다    우선 VCS 를 32비트로 설치하신 건지..

안녕하세요 VCS를 사용하고자 하는데 다음과 같은 문제가 있어 문의드리고자 합니다. &..

  IDEC 선혜승입니다    verdi 를 사용하기 위한 환경변수 cshrc 파일..

  IDEC 선혜승입니다    VCS 만 사용하시는 것인지  Verdi 도 ..

선혜승 연구원님 앞의 답변 감사합니다.   VCS와 Verdi 툴을 새로 설치하고 진행..

안녕하세요, 서울과학기술대학교 이승환입니다. 리눅스에서 intimeserver를 설치하는 도..

안녕하세요. IDEC 연구원 조인신입니다.   서버에 필요한 rpm 이 설치되어 ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..