통합검색

 안녕하세요 고려대학교 이재성 교수님 연구실 유정환입니다. 연구실 서버에 SYNOP..

   IDEC 선혜승입니다    라이센스 파일을 열어서 포트 번호를 ..

 네 제가 적어놓은 것은 일반적이다고 표현하려고 적어드린 것입니다. 실제로는 라..

  IDEC 선혜승입니다     포트와 IP 주소가 정확하다는 말씀이신..

   문제가 해결되었습니다. 라이센스 서버쪽에 약간의 문제가 있었습니다. ..

    IDEC 선혜승입니다     그런 경우라면  crate_g..

시놉시스 라이선스에 대해서 문의로 인해서 메일을 보냅니다. 라이선스를 올린 뒤에 lms..

  IDEC 선혜승입니다     최신 license 데몬을 사용하시기 바랍..

안녕하세요 고려대학교 이재성 교수님 연구실 박사과정 유정환입니다. 서울대 김재하 교..

   IDEC 선혜승입니다     파일이 깨진 것 같습니다  ..

    말씀하신대로 실행해보니 잘 되는 것 같습니다.  추후에 궁금한것..

 터미널창에 메시지를 확인하였습니다.   lib64/tls/libc.so.6: version..

사용하고 있는 OS 의 버전이 낮아서 IC Validator N-2017.12-SP2 버전에 실행에 문..

hspice를 새로 설치후에 이번 라이센스를 등록하려고 설치는 EDA Tool 설치가이드를 보며..

발생하는 문제는 hspice 와 라이선스 와는 관련 없는 사용하고 있는 OS 와 관련된 문제 ..

 말씀해주신대로 터미널창에서 버전을 확인했더니 CentOS release 5.8 (Final)이라..

IDEC 홈페이지 -> IDEC Library -> 자료실 -> EDA Tool Vendor 의 System Requi..

 hspice L버전만 사용하면 괜찮아질까요? 아니면 scl 역시 버전을 낮춰야하는건가요..

라이선스 데몬(SCL)과는 상관없습니다. hspice 와 OS 의 버전 문제 입니다. 현재 5.8 ..

  IDEC 선혜승입니다     대부분 말씀하신 바가 맞습니다  ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..