통합검색

 답변을 해주셔서 감사드립니다. 제가 LEF를 변환하려는 이유가, 현재 PDK 제공받..

 현재 상황을 정확하게 파악을 해야 기술지원을 해드릴 수 있을 것 같습니다. ..

안녕하세요.   경북대학교 전자과에 재학중인 최성진이라고 합니다.   다..

안녕하세요. IDEC 연구원 조인신입니다.   calview.cellmap 파일에 rnwsti ..

  해결되었습니다.   감사합니다.   좋은 하루되세요.   [조..

DRC,LVS 모두 문제가 없는 상황에서 아래 첨부한 사진처럼 문제가 생깁니다. 그래..

이전 답변 글에 언급했듯이 calibre 2014.3_16.15 버전을 사용하면 문제가 없습니..

Dear. Sir I will send you the Altea Tool user Guide By Email. Thank you.   ..

안녕하세요. IDEC 연구원 조인신입니다.   해당 문제는 시뮬레이션 시 mode..

 안녕하세요 고려대 전상근 교수님 연구실 이현규입니다.   친절한 답변 감..

ADE L 을 실행한 후 ADE 창이 뜨면 ADE 의 메뉴에서 Setup -> Model Libraries ... ..

안녕하세요. 고려대학교 전상근 교수님 연구실 이현규입니다. SEC65nm 공정을 Spectre를..

By만 1에서 10으로 바꾸었습니다. 여기서 생기는 오류인가요?..     [조인..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

By는 기본인 1로 하시기 바랍니다. 크기를 크게 했을 경우 소자의 단자가 잘못하면..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..