통합검색

 회신 감사드립니다.   설치는 64bit 로 해서 linux 대신 amd64 로 확..

  IDEC 선혜승입니다     예전에 말씀드린 바와 같습니다 &..

답변 감사드립니다. 하지만.. 추가 의문사항이 있어서 다시 문의드립니다. 번거롭게 해..

  IDEC 선혜승입니다     죄송하지만 저희가 그 부분은 도와드릴..

안녕하세요. IDEC 연구원 조인신입니다.   사용하고 있는 MMSIM 이 151&nbs..

안녕하세요 연구원님. 하이닉스 1702회차 설계했던 충북대학교 홍종필 교수..

 안녕하세요. 한국항공대 조춘식 교수님 연구실 석사과정 최영석입니다. 저도 같..

안녕하세요. IDEC 연구원 조인신입니다.   첨부한 에러 내용을 보면 XRR1 이 무..

 안녕하세요. 한국항공대 조춘식 교수님 연구실 석사과정 최영석입니다. PEX 시 s..

사용한 저항이 무엇인지 파악할 수 있도록 schematic 이나 pex.netlist 을 확인하여..

 안녕하세요. 한국항공대 조춘식 교수님 연구실 석사과정 최영석입니다. 사용한 ..

저항의 body 를 ground 로 한 것과는 상관없을 것입니다. 원격으로 확인이 필요할 것 같..

 답변감사드립니다. csh 을 하니 source sourceme_total 은 잘 되네요 그런데 그 ..

sourceme_toal 파일에 OA_HOME 이 선언되어 있을 텐데 OA_HOME 으로 선언된 경로가 제대..

안녕하세요. IDEC 연구원 조인신입니다.   custom compiler 최신 버전을 ED..

안녕하세요. 이전에 Custom Designer에서 Post layout simulation에 대해 질문했던 장태..

By default, a device simulated in 2D is assumed to have a ‘thickness’ i..

By default, a device simulated in 2D is assumed to have a ‘thickness’ i..

By default, a device simulated in 2D is assumed to have a ‘thickness’ i..

안녕하세요. IDEC 연구원 조인신입니다.   우선 몇가지 정보가 필요합니다. 1. ..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

IC Design Education Center(IDEC)   IDEC 2023 CDC 참여 안내(..

IC Design Education Center(IDEC)   [홍보]IEEE Circuits and ..

The present disclosure is directed to providing a method of designing a ternary log..