통합검색

    IDEC 선혜승입니다     혹시 2개의 툴을 별개로 실행하면 ..

안녕하세요. 빠른 답변 감사합니다.   저희가 Assura DRC, Assura LVS 를 돌리고..

  IDEC 선혜승입니다     잘 알고 계실 연구원님이 공석이라 명확하게..

안녕하세요. 조금 전에 유선상으로 전화드린 김민형입니다.   Cadence IC616은 IC..

안녕하세요. IDEC 연구원 조인신입니다.   문의하신 사항에 대해서는 원격..

Sentaurus 를 실행 시켜서 아직 다른 문제점은 발견하지 못했는데    첨부한..

빠른 답변 감사합니다. 발급받은 Synopsys 라이센스 파일 관련하여 아래와 같이 정보를 ..

  IDEC 선혜승입니다  avantd 는 시높시스 관련한 데몬이 아닙니다   ..

안녕하세요? 노영석입니다. 말씀 주신 바와 같이 그대로 입력하면, 아래와 같이 실행되..

  IDEC 선혜승입니다     avantd 가 들어 있는 부분을 보면 2001.4 라..

조금 전 글에 첨부드린 라이센스 파일은 원본 파일이 아니고, 지금 첨부드리는 파일이 I..

   IDEC 선혜승입니다     첫번째 부분은  기재되어 있는 ..

IDEC 석은주입니다.   이번에 갱신된 라이선스에 MMSIM이 빠져있어 Cadence..

안녕하세요, 단국대학교 김현식 교수 입니다. 이번에 배포된 2017년 Cadence Tool 라이..

  에러가 발생한 부분을 챕쳐해서 보내 주세요.        [..

안녕하세요. 현재 MPW 35공정으로 MS350-1701회차를 진행하고 있습니다.   A..

tdf 파일은 제대로 로드된 것을 확인하였고, floorplanning 과정에서 에러가 발생하였습..

안녕하세요 KAIST 김정호 교수님 연구실 서버 관리 담당 학생 박사과정 임재민 입니다. ..

 신청하신 맥어드레스 이외의 부분은 삭제하고 진행하시면 됩니다.    ..

첫번째 데몬 경로 적는 부분 (DAEMON avantd /Path/to/avantd)은  어디로 잡아주면..

영문제목 : DC motor driving By implementing ASM chart on Xilinx FPGA 개요 : Xilin..

As “Internet of Things (IoT) or “Smart Object” networks are becom..

IP Name Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop IP..

An all-digital frequency multiplying delay-locked loop (FMDLL) that provides both p..

The LPDDR SDRAM memory controller with the AHB interface is used to control LPDDR S..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

Internet of things (IoT) is one of the most discussed topics and a growing trend to..

IC Design Education Center(IDEC)   ..

Digital Background Calibration By dividing & swapping capacitor to reduce the effec..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Power Management Circuit > DC-DC Converter > (Ty..

Category Analog & Mixed Signal > Timing/Clock Circuit > Others Description ..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed Signal > Data Converter > A/D Converter > (Resolution) Un..

Category Analog & Mixed Signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IC Design Education Center(IDEC) 제22회 한국반도체학술대회 Chip Design Contest..

Byte Data Read - Write: Erase/Program Reference Voltage - VREF_CP: 1.042V~1.125V..

AXI4 protocol converter converts the protocols for communication between t he AXI4..

8x8 AXI3 Interconnect matrix has five independent channels of communicati on using..